고속 PCB 배선 설계를 위한 7가지 팁

1. 전원 공급 및 회로 배선

대부분의 경우 디지털 회로는 불연속적인 전류를 필요로 하며, 이로 인해 돌입 전류가 발생합니다. 

고속 회로에는 기생 인덕턴스, 기생 저항, 기생 커패시터가 반드시 존재하므로 결국 고주파 노이즈가 다른 회로로 유입될수 있습니다. 기생 인덕턴스는 회로가 견딜수 있는 최대 돌입 전류 용량을 감소시켜 부품의 전압 강하를 유발하고 회로 작동 불능으로 이어질수 있습니다.

따라서 디지털 기기 앞에 바이패스 커패시터를 추가하는 것이 특히 중요합니다. 커패시터 용량이 클수록 전송되는 에너지는 전송 속도에 의해 제한되므로, 일반적으로 전체 주파수 범위를 만족시키기 위해 대용량 커패시터와 소용량 커패시터를 함께 사용합니다.

핫스팟 발생을 피하십시오: 신호 비아는 전원면과 하단 레이어에 빈 공간을 생성합니다. 따라서 비아를 부적절하게 배치하면 전원면이나 접지면의 특정 영역에서 전류 밀도가 증가할수 있습니다. 전류 밀도가 증가하는 이러한 부분을 핫스팟이라고 합니다.

따라서 비아를 설정할때 이러한 상황을 최대한 피해야 합니다. 그렇지 않으면 평면이 분할되어 결국 EMC 문제가 발생할수 있습니다.

일반적으로 핫스팟을 방지하는 가장 좋은 방법은 비아를 메쉬 패턴으로 배치하여 전류 밀도를 균일하게 하고, 평면 간 절연을 방지하며, 리턴 경로가 너무 길지 않도록 하고, EMC 문제를 방지하는 것입니다.

2. 트레이스에 굽힘을 삽입하는 방법

고속 신호선을 설치할 때는 신호선이 휘어지는 것을 최대한 피해야 합니다. 만약 휘어지게 설치해야 한다면, 예각이나 직각이 아닌 둔각으로 설치하십시오.

고속 신호선을 배치할 때, 선로 길이를 일정하게 유지하기 위해 종종 구불구불한 형태의 선로를 사용하는데, 이러한 구불구불한 선로는 실제로 일종의 굴곡입니다. 선로 폭, 간격, 굴곡 방식은 적절하게 선택해야 하며, 간격은 4W/1.5W 규칙을 준수해야 합니다.

3. 근접 신호

고속 신호선 사이의 거리가 너무 가까우면 누화(크로스토크)가 발생하기 쉽습니다. 회로 배치, 보드 프레임 크기 등의 이유로 고속 신호선 사이의 거리가 최소 요구 거리를 초과하는 경우가 있는데, 이럴 때는 병목 현상 부근의 고속 신호선 사이의 거리를 늘리는 방법밖에 없습니다.

실제로 공간이 충분하다면 두 고속 신호선 사이의 거리를 늘려 보십시오.

4. 스텁 라인

긴 스터브 라인은 안테나와 같은 역할을 하며, 부적절하게 취급하면 심각한 EMC 문제가 발생할수 있습니다.

동시에, 스텁 라인은 반사를 일으켜 신호의 무결성을 저하시킬수 있습니다. 일반적으로 고속 신호 라인에 풀업 또는 풀다운 저항을 추가하면 스텁 라인이 생성될 가능성이 높으며, 이러한 스텁 라인은 대개 데이지 체인 방식으로 배선됩니다.

경험적으로 볼 때, 스터브 라인의 길이가 파장의 1/10보다 크면 안테나로 사용할 수 있는데, 이는 현재 상황에서 문제가 됩니다.

5. 임피던스 불연속성

일반적으로 트레이스의 임피던스 값은 트레이스의 폭과 트레이스와 기준면 사이의 거리에 따라 달라집니다. 트레이스가 넓을수록 임피던스는 낮아집니다. 일부 인터페이스 단자(디바이스의 패드이기도 함)에서도 동일한 원리가 적용됩니다.

인터페이스 단자의 패드가 고속 신호선에 연결될 때, 패드의 크기가 매우 크고 고속 신호선의 폭이 매우 좁으면, 큰 패드의 임피던스는 작아지고 좁은 신호선의 임피던스는 커지게 됩니다. 이 경우 임피던스 불연속이 발생하고, 이러한 임피던스 불연속은 신호 반사를 유발합니다.

따라서, 이 문제를 일반적으로 해결하기 위해, 인터페이스 단자 또는 소자의 대형 패드 아래에 금지된 구리 시트를 배치하고, 동시에 패드의 기준면을 다른 층에 배치함으로써 임피던스를 증가시키고 임피던스를 연속적으로 만듭니다.

비아는 임피던스 불연속성의 또 다른 원인입니다. 이러한 영향을 최소화하려면 내부 레이어 및 비아에 연결된 불필요한 구리 레이어를 제거해야 합니다.

실제로 이러한 작업은 설계 단계에서 CAD 도구를 통해 불필요한 구리 시트를 제거하거나 PCB 가공 제조업체에 문의하여 임피던스 연속성을 확보하는데 사용할 수 있습니다.

6. 차별적 신호 전달

고속 차동 신호선의 경우, 특정 차동 임피던스 값을 얻기 위해서는 동일한 폭과 간격을 확보해야 합니다. 따라서 차동 신호선을 배치할 때는 대칭성을 고려하는 것이 중요합니다.

차동 쌍에 비아 또는 부품을 배치하는 것은 금지되어 있습니다. 차동 쌍에 비아 또는 부품을 배치하면 EMC 문제가 발생하고 임피던스 불연속성도 초래됩니다.

고속 차동 신호선로에는 직렬 커플링 커패시터가 필요한 경우가 있습니다. 커플링 커패시터는 대칭적으로 배치되어야 하며, 패키지 크기가 너무 크지 않아야 합니다. 0402 또는 0603 규격의 커패시터를 사용하는것이 권장되며, 0805 이상의 커패시터나 병렬형 커패시터를 사용하는 것도 가능합니다.

일반적으로 비아는 임피던스에 큰 불연속성을 유발하므로 고속 차동 신호 쌍의 경우 비아를 최소화하고, 사용해야 하는 경우 대칭적으로 사용해야 합니다.

7. 등각 회로

버스와 같은 일부 고속 신호 인터페이스에서는 신호 회선 간의 도착 시간 및 스큐 오차를 고려해야하는 경우가 많습니다. 예를 들어, 고속 병렬 버스 그룹의 모든 데이터 신호 회선의 도착 시간은 특정 시간 지연 오차 범위 내에 있어야 설정 시간과 유지 시간의 일관성을 보장할수 있습니다. 이러한 요구 사항을 충족하기 위해서는 아이소메트릭을 고려해야 합니다.

고속 차동 신호선은 두 신호선 사이에 엄격한 시간 지연을 보장해야 하며, 그렇지 않으면 통신이 실패할 가능성이 높습니다. 따라서 이러한 요구 사항을 충족하기 위해 동일한 길이를 확보하면서 시간 지연 요구 사항을 만족시키는 구불구불한 형태의 선로를 사용할수 있습니다.  

일반적으로 서펜타인은 연장 시작점에 설치해야 하며, 말단부에 설치해서는 안 됩니다. 차동선의 양극과 음극 신호를 대부분의 경우 동기적으로 전송하려면 연장 시작점에 설치해야 합니다.

트레이스의 굽힘은 길이 손실의 원인중 하나입니다. 트레이스의 굽힘 부분에서 등가 길이는 굽힘 부분에 매우 가깝도록 (<=15mm) 해야 합니다.

두 트레이스가 구부러지고 그 사이의 거리가 15mm 미만인 경우, 두 트레이스 사이의 길이 손실이 서로 상쇄되므로 이때 길이 등가 가공을 할 필요가 없습니다.

고속 차동 신호선의 각 부분은 서로 독립적이어야 하며 길이가 동일해야 합니다. 비아, 직렬 결합 커패시터 및 인터페이스 단자는 고속 차동 신호선에서 두 부분으로 나뉘므로 이 부분에 특별히 주의해야 합니다.

길이가 같아야 합니다. 많은 EDA 소프트웨어가 DRC 검사시 전체 트레이스의 길이가 너무 길지 않은지만 확인하기 때문입니다.

LVDS 디스플레이 장치와 같은 인터페이스에서는 여러 쌍의 차동 신호가 동시에 존재하며, 차동 신호 쌍 간의 타이밍 요구 사항이 일반적으로 매우 엄격하고, 특히 시간 지연 요구 사항이 매우 작습니다. 따라서 이러한 차동 신호 쌍의 경우, 서로 다른 계층의 신호 전송 속도가 다르기 때문에 이를 보상하기 위해 일반적으로 동일 평면에 배치해야 합니다.

일부 EDA 소프트웨어는 트레이스의 길이를 계산할때 패드 내부의 트레이스 길이까지 포함하여 계산합니다. 이때 길이 보정을 수행하면 최종 결과가 왜곡될수 있으므로, 일부 EDA 소프트웨어를 사용할 때는 이 점에 특히 주의해야 합니다.

가능한 한 대칭적인 경로를 선택하여 동일한 길이에 대해 구불구불한 경로를 만들 필요가 없도록 하십시오.

공간이 허락한다면, 짧은 차동선의 시작 부분에 구불구불한 형태 대신 작은 루프백을 추가하여 보완해 보십시오.