1. AI 서버 PCB가 일반 기판과 다른 이유

대규모 AI 모델의 학습과 추론이 확대되면서 서버 내부의 GPU 수, 메모리 대역폭, 인터커넥트 속도와 전력 밀도가 동시에 높아지고 있습니다. 이 환경에서는 범용 서버에 사용해 온 일반적인 적층과 공정 창만으로 채널 손실, 전원 강하, 발열 및 치수 편차를 충분히 관리하기 어려울 수 있습니다.

AI 서버 PCB는 하나의 규격명이 아니라 GPU, CPU, 스위치, NIC와 전원 시스템을 고속·고전력으로 연결하는 기판군을 뜻합니다. 프로젝트 현장에서 나타나는 링크 트레이닝 실패, 비트 오류 증가, 전원 레일 흔들림, 국부 과열과 간헐적 시스템 다운은 단일 원인보다 신호 무결성, PDN, 열, 기구 및 제조 편차가 겹친 결과인 경우가 많습니다.

참고로 PCIe 5.0은 레인당 32.0 GT/s를 지원하지만, 실제 채널 예산은 커넥터·비아·재료·배선 길이와 플랫폼 규격에 따라 달라집니다. NVLink 역시 세대와 시스템 토폴로지에 따라 구현 조건이 달라지므로 고정된 하나의 속도나 배선 규칙으로 일반화하면 안 됩니다.

2. 배치 환경에 따라 달라지는 설계 우선순위

2.1 대규모 학습 클러스터

여러 GPU와 노드를 지속적으로 최대 부하로 운용하므로 고속 패브릭 채널, 전력 공급 안정성, 열 사이클 신뢰성과 정비성이 우선입니다. 긴 채널과 다수 커넥터를 포함하면 저손실 소재, 백드릴 및 정밀 임피던스 관리의 필요성이 커집니다.

2.2 추론 서버

워크로드와 지연 시간 목표에 따라 GPU 수와 전력 밀도가 달라집니다. 학습 서버보다 비용 최적화 여지가 있을 수 있지만, 고속 NIC와 메모리 채널의 병목을 막기 위한 채널별 손실 예산 검증은 여전히 필요합니다.

2.3 엣지 AI

크기, 진동, 온도 범위와 전력 제한이 핵심입니다. 무조건 고다층을 선택하기보다 인터페이스 수를 줄이고 방열 경로, 커넥터 고정과 코팅·환경 신뢰성을 함께 검토해야 합니다.

2.4 로컬 워크스테이션

표준 폼팩터와 확장 카드 호환성이 중요합니다. 비교적 짧은 채널이라도 GPU 전원 피크, 슬롯 커넥터, 리턴 패스와 냉각 공기 흐름이 시스템 안정성을 좌우합니다.

2.5 액체 냉각 랙 시스템

냉각 효율이 높아져도 PCB 요구사항이 단순해지는 것은 아닙니다. 콜드 플레이트 체결 하중, 누수 감지, 응축 가능성, 냉각액과 주변 재료의 호환성, 정비 과정의 기계적 스트레스를 별도 위험 항목으로 관리해야 합니다.

3. AI 서버 내부의 PCB 종류

그림 . AI 서버 내부 PCB 구성 개념도. 플랫폼에 따라 보드 분할과 인터커넥트 토폴로지는 달라질 수 있습니다.

표의 레이어 경향은 절대 규격이 아닙니다. 실제 층수는 핀 수, 브레이크아웃, 채널 수, 전원면과 기준면 배치, 기구 조건 및 제조사의 공정 능력으로 산정해야 합니다.

4. 성능을 결정하는 5가지 설계 축

4.1 고속 SerDes 신호 무결성

PCIe와 NVLink 계열 차동 채널은 삽입손실, 반사손실, 크로스토크와 지터 예산을 함께 충족해야 합니다. 차동쌍의 선폭·선간, 기준면 연속성, 페어 내부 스큐와 레인 간 스큐를 플랫폼 가이드에 맞추고, 커넥터와 패키지 모델을 포함해 채널 전체를 해석해야 합니다. 관통 비아의 미사용 구간은 스텁 공진을 만들 수 있으므로 잔여 스텁 예산에 따라 백드릴 또는 HDI 전환을 검토합니다.

4.2 PDN 전원 분배 네트워크

GPU의 평균 소비전력만으로 전원망을 설계하면 짧은 부하 과도에 대응하지 못할 수 있습니다. VRM부터 BGA 전원 핀까지의 저항·인덕턴스, 목표 임피던스, 디커플링 커패시터의 값·ESL·배치, 전원면 공진과 동시 스위칭 노이즈를 주파수 영역에서 검토해야 합니다. 고전류 구간은 동박 두께뿐 아니라 비아 병렬 수, 넥다운, 커넥터 접촉 저항과 온도 상승을 함께 계산합니다.

4.3 레이어 수와 HDI 구조

고핀수 BGA의 브레이크아웃에는 블라인드·베리드 비아와 순차 적층이 유리할 수 있습니다. 그러나 적층 횟수와 스택드 마이크로비아가 늘면 비용과 신뢰성 검증 부담도 증가합니다. 캡처 패드, 마이크로비아 종횡비, 구리 충진, 적층 정렬과 열 사이클 조건은 제조사 능력과 연계해 결정해야 합니다.

4.4 보드 레벨 열 설계

열 비아 배열은 부품 하부의 열을 내부·반대면으로 전달하지만, 솔더 위킹과 보이드 위험을 고려해 텐팅, 필링 또는 캡핑 조건을 정해야 합니다. 국부 열유속이 큰 영역에서는 동 코인 또는 임베디드 금속 구조를 검토할 수 있으나, 모든 공장에서 동일하게 제공되는 표준 공정이 아니므로 열저항 모델과 제조 검증이 선행되어야 합니다.

4.5 재료 선택과 혼합 적층

일반 고Tg FR-4는 짧고 손실 여유가 충분한 채널에 경제적일 수 있습니다. 저손실·초저손실 재료는 긴 고속 채널과 다중 커넥터 구간에서 유리하지만 가격, 재고, 가공 조건과 납기가 달라집니다. Dk/Df는 동일한 시험 주파수와 방법으로 비교하고, 실제 압착 두께와 동박 조도까지 손실 모델에 반영해야 합니다. 필요한 신호층에만 고급 재료를 배치하는 혼합 적층은 비용을 낮출 수 있지만 수지 흐름, CTE, 접착력과 압착 창을 검증해야 합니다.

5. 제조, 검사와 신뢰성 관리

ISO 9001은 품질경영시스템, UL 표시는 적용 범위에 따른 재료·안전 관련 적합성을 보여 줄 수 있습니다. AOI는 패턴 형상, AXI 또는 X-ray는 내부 접합과 조립 상태, 전기검사는 오픈·쇼트를 확인하는 데 유용합니다. 그러나 인증과 검사가 설계의 채널 손실, PDN 또는 열 구조가 올바르다는 뜻은 아닙니다. 제조 전 DFM, 스택업, 임피던스 쿠폰과 신뢰성 계획을 함께 검토해야 합니다.

5.1 양산에서 반복되는 위험

다층 압착 후 유전체 두께 편차는 임피던스와 스큐를 흔들 수 있습니다. 과도한 비아 스텁은 특정 주파수의 반사를 키우고, PDN 단면이나 디커플링이 부족하면 전원 드룹이 발생합니다. HDI 마이크로비아의 계면 결함, 불충분한 동 도금과 스택 구조는 열 사이클에서 오픈으로 발전할 수 있으며, 재료 조합이나 경화 조건이 맞지 않으면 고온에서 층간 박리와 균열이 나타날 수 있습니다.

5.2 엔지니어·구매 발주 전 체크리스트

채널: 보드·커넥터·케이블을 포함한 손실 예산, 임피던스 공차와 스큐 기준을 확인합니다.

적층: 압착 후 유전체 두께 공차, Dk/Df 시험 조건, 동박 조도와 대체 재료 승인 기준을 문서화합니다.

HDI·백드릴: 마이크로비아 구조, 순차 적층 횟수, 잔여 스텁 공차와 검증 단면 기준을 확인합니다.

PDN·열: 최대 및 과도 전류, 동박·비아 전류 경로, 방열 구조와 온도 상승 기준을 검토합니다.

검사: AOI, X-ray/AXI, 전기검사, 임피던스 쿠폰, 단면 분석과 로트 추적 범위를 합의합니다.

변경관리: 재료·공정·설비 변경 시 사전 통보, 재승인과 초도품 검증 조건을 정합니다.

6. PCBgogo 프로젝트 검토 활용

AI 서버 PCB는 플랫폼별 요구 편차가 크므로, 견적 전 Gerber, 적층안, 임피던스 표, 재료 후보, HDI·백드릴 및 열 요구사항을 함께 제출해 제작 가능성과 공정 공차를 프로젝트 단위로 확인하는 것이 안전합니다. 공개된 인증이나 일반 능력표만으로 판단하지 말고, 적용 인증서의 유효 범위와 실제 생산 라인의 현재 공정 한계를 발주 시점에 다시 확인해야 합니다.

AI 서버 PCB 프로젝트의 제작 검토와 가격 확인이 필요하면 PCBgogo 견적 페이지에서 Gerber 파일과 기술 요구사항을 제출할 수 있습니다.

7. 결론과 향후 기술 흐름

AI 서버 PCB의 안정성은 단순한 레이어 수가 아니라 채널 손실에 맞는 재료, 기준면이 연속된 적층, 저임피던스 PDN, 검증 가능한 HDI·백드릴 구조와 제조 편차 관리가 함께 결정합니다. 설계 초기에 PCB 제조사와 스택업·공정 한계를 검토하면 과설계 비용과 양산 재작업을 동시에 줄일 수 있습니다.

향후에는 액체 냉각의 보급, 일부 고밀도 보드의 레이어 증가, 초저손실 재료 적용 확대, 임베디드 방열 구조와 잔여 스텁을 줄이기 위한 백드릴 사용이 늘어날 가능성이 큽니다. 다만 모든 제품에서 필수라는 뜻은 아니며, 신호·열·비용 예산으로 적용 타당성을 판단해야 합니다.

8. FAQ

AI 서버 PCB는 보통 몇 층인가요?

정해진 보편값은 없습니다. GPU 수, BGA 브레이크아웃, 메모리 채널, 전원면, 인터커넥트와 기구 제약으로 산정해야 합니다.

저손실 소재는 모든 레이어에 필요합니까?

아닙니다. 채널 손실 예산이 엄격한 신호층에 집중하고 혼합 적층을 검토할 수 있지만, 재료 간 압착·CTE 호환성을 검증해야 합니다.

백드릴은 언제 적용합니까?

관통 비아의 잔여 스텁이 채널 반사와 공진 예산을 넘을 때 검토합니다. 목표 잔여 스텁 공차와 검사 방법을 제조사와 합의해야 합니다.

인증이 있으면 AI 서버 PCB 품질이 보장됩니까?

인증은 특정 시스템이나 안전 범위의 근거일 뿐입니다. 설계 적합성은 DFM, SI/PI 해석, 쿠폰과 신뢰성 시험으로 별도 검증해야 합니다.

액체 냉각이면 PCB 열 설계가 쉬워집니까?

열 제거 능력은 좋아질 수 있지만 체결 하중, 누수·응축, 재료 호환성과 유지보수 위험이 추가되므로 보드와 기구를 함께 설계해야 합니다.