소형 다층 PCB 휨을 줄이는 내층 잔동률 설계

서론：TWS 이어폰, 스마트워치와 소형 IoT 모듈에는 얇은 다층 PCB가 많이 사용됩니다. 외층 동박을 좌우로 맞춰 놓았는데도 SMT 리플로 후 보드가 휘고, BGA 오픈이나 부품 위치 편차가 생기는 경우가 있습니다. 큰 보드에서 쓰던 동박 균형 경험을 얇은 소형 보드에 그대로 적용하면 기대만큼 효과가 나오지 않는 이유가 있습니다.

소형 박판에서는 내층 잔동률 불균형, 낮은 굽힘 강성, 패널 잔류 응력이 서로 겹칩니다. 특히 전원·접지층의 넓은 동박과 희소한 신호층이 중심축을 기준으로 비대칭을 이루면 압착과 리플로 냉각 과정에서 수축 차이가 굽힘 모멘트로 바뀝니다. 겉으로 보이는 외층보다 내층 동박 분포가 원인인 경우가 적지 않습니다.

구리의 면내 열팽창계수는 약 17ppm/°C 수준이며, 일반 FR‑4의 Z축 CTE는 재료에 따라 Tg 전에는 약 40~70ppm/°C 수준이고, Tg를 넘어가면 200~300ppm/°C로 급격하게 상승할 수 있습니다. 방향과 시험 조건이 다른 값을 단순 비교해 휨을 계산할 수는 없지만, 서로 다른 재료와 비대칭 구조가 열사이클에서 잔류 응력을 만든다는 점은 설계 초기에 고려해야 합니다.

이 글은 0.4~0.8mm급 소형 다층 PCB를 대상으로 내층 잔동률, Dummy 평형 동박, 대칭 스택업과 패널 설계를 함께 검토하는 방법을 정리합니다. 30~70%, 15%, 10×10mm 같은 값은 IPC의 일률적 강제 규격이 아니라 소형 박판 DFM에서 협의를 시작하기 위한 관리값입니다.

소형 다층 박판에서 휨이 더 쉽게 커지는 이유

두꺼운 대형 PCB는 자체 굽힘 강성이 높아 국부 응력 일부를 견딜 수 있습니다. 반면 얇고 작은 보드는 작은 동박 편차도 전체 단면의 비대칭으로 이어지기 쉽고, 패널 상태에서 받은 응력이 분판 후 다른 형태로 풀리면서 뒤틀림이 나타날 수 있습니다.

• 내층 잔동률 불균형: 넓은 전원·접지면과 희소한 신호층의 구리 면적 차이가 중심축 기준 굽힘 모멘트를 만듭니다.

• 낮은 구조 강성: 0.4~0.8mm 박판은 작은 잔류 응력도 거시적인 보드 휨으로 나타나기 쉽습니다.

• 패널 응력 중첩: V-cut, 라우터 탭과 공정 에지의 강성이 내층 압착 응력과 결합합니다.

• 국부 밀도 영향: 전체 평균 잔동률이 비슷해도 BGA 한쪽이나 보드 모서리의 동박 밀도가 극단적이면 국부 변형이 남습니다.

전형적인 현상은 단품으로 측정할 때는 휨이 작지만 패널 전체가 리플로를 통과한 뒤 변형이 커지는 경우입니다. 같은 스택업으로 만든 큰 보드는 합격하는데 작은 모듈만 불량이 반복되는 것도 이 세 가지 효과가 겹친 신호일 수 있습니다.

내층 잔동률을 어떻게 판정해야 할까요?

잔동률은 한 층에 남아 있는 구리 면적을 해당 분석 영역의 면적으로 나눈 값입니다. 계산식: CR = Acopper / Atotal × 100%.그러나 전체 보드 평균 하나만으로는 충분하지 않습니다. 중심축을 기준으로 대응하는 미러층과 국부 영역을 함께 비교해야 실제 휨 위험을 더 잘 볼 수 있습니다.

전체 평균보다 미러층 차이를 먼저 봅니다

6층 보드라면 L2와 L5, L3와 L4처럼 중심을 기준으로 대응하는 층을 비교합니다. 소형 박판에서는 미러층 잔동률 차이를 우선 15% 이내로 검토하고, 0.4~0.6mm HDI처럼 강성이 더 낮은 구조는 10% 이내를 목표로 협의할 수 있습니다. 다만 이 값은 보편 규격이 아니라 재료·두께·패널 조건에 따라 조정하는 DFM 출발점입니다.

10×10mm 국부 격자로 극단 구역을 찾습니다

전체 평균이 50%여도 한쪽 절반이 80%, 다른 쪽이 20%라면 국부 수축과 강성 차이가 큽니다. 10×10mm 격자는 소형 PCB에서 불균형을 찾기 쉬운 실무 분석 단위입니다. 보드 자체가 더 작다면 5×5mm 또는 기능 영역별 격자로 줄여야 하며, 숫자를 기계적으로 적용해서는 안 됩니다.

IPC 휨 기준과 잔동률 기준을 구분합니다

표면실장용 경성 PCB에는 구매 문서에 별도 지정이 없을 때 0.75%의 bow/twist 한계가 흔히 사용됩니다. 다만 이 값은 완성 보드의 결과 판정 기준이며, 내층 잔동률 30~70%나 미러층 차이 15%를 규정하는 값은 아닙니다. 배열 패널의 판정은 공급자와 사용자 합의 조건이 될 수 있으므로 단품과 패널 요구를 따로 적는 편이 안전합니다.

내층 Dummy 평형 동박을 넣는 방법

내층 구리는 압착 과정에서 PP와 코어 수지에 감싸이는 구조입니다. 내층 Dummy 동박은 형상 설계가 잘못되면 압착 시 수지 결핍(resin starvation)이 발생할 수 있으므로, 수지 흐름 조건과 신호 무결성을 함께 검토해야 합니다.

• Dummy 동박은 신호 Net과 충분히 이격하고, EMI 위험이 있는 부유 동박 섬은 피합니다. 설계 목적에 맞으면 짧은 접지 스티칭 비아로 GND에 연결합니다.

• 해치 패턴과 동박 조각은 공장의 최소 선폭·간격, 에칭 안정성과 수지 충전 조건을 만족해야 합니다.

• 차동쌍, 임피던스 제어선과 안테나 급전선 주변 keep-out은 원래 전송선 모델과 동일하게 유지합니다.

• 대면적 실동박으로 한 번에 채우지 말고 국부 잔동률 분포가 완만해지도록 규칙적인 패턴을 사용합니다.

• 전원·접지면의 리턴 경로와 평면 공진을 바꾸지 않는지 SI/PI 검토를 병행합니다.

예를 들어 4층 IoT 보드에서 희소한 내층 신호층을 큰 동박 한 장으로 채우면 휨은 줄어도 RF 급전선의 CPWG 간격이나 전원면 공진 조건이 달라질 수 있습니다. 평형 동박은 기계 보정용이지만, 실제 보드에서는 전기적 구조의 일부가 됩니다.

판 두께와 대칭 스택업을 함께 맞춥니다

잔동률은 단독 변수로 볼 수 없습니다. 동박 면적 차이와 비대칭 스택업이 겹치면 중립축이 치우치고, 냉각 과정의 응력이 한 방향으로 더 쉽게 휨을 만듭니다.

• 코어, PP 압착 두께와 동박 중량을 중심축 기준으로 가능한 한 미러 대칭으로 배치합니다.

• 0.8mm 이하 박판에서는 한 미러층이 대면적 실동박이고 반대층이 거의 빈 구조를 우선 수정합니다.

• 0.4~0.6mm HDI는 미러층 잔동률 차이를 10% 이내로 줄일 수 있는지 먼저 검토합니다.

• 비대칭 스택업이 불가피하면 잔동률뿐 아니라 재료 CTE, 유전체 두께와 동박 중량까지 PCB 업체와 함께 보정합니다.

• 압착 공정이 설계 비대칭을 완전히 상쇄할 수 있다고 가정하지 않습니다.

층 기능과 기준면을 함께 정리할 때는 PCB 레이어 구성 가이드를 참고해 스택업 역할부터 확인할 수 있습니다.

0.4~0.6mm 박판에서 마이크로비아와 적층 조합을 검토한다면 HDI PCB 제작 안내의 제조 범위를 실제 잔동률 조건과 함께 확인하는 것이 좋습니다.

패널과 내층 동박 분포가 함께 만드는 휨 위험

단위 보드의 동박 균형이 좋지 않으면 패널 구조가 그 응력을 더 크게 보이게 할 수 있습니다. 공정 에지와 연결 브리지의 강성은 리플로 동안 단위 보드의 자유 변형을 막고, 냉각 후 분판 시 다른 방향으로 응력을 풀어 놓습니다.

• 내층 불균형 위험이 큰 박판은 패널에 지나치게 많은 단위를 넣지 않고 배열 방향을 비교합니다.

• 공정 에지에 한쪽만 대면적 동박을 넣지 말고 에지 자체의 상하·좌우 분포도 균형 있게 구성합니다.

• V-cut은 박판에서 잔류 응력과 처짐을 키울 수 있으므로 탭 라우팅과 함께 비교합니다. 우열은 보드 외형과 조립 조건에 따라 달라집니다.

• 라우터 탭 또는 우표형 연결부는 수와 위치를 대칭으로 두고 BGA·커넥터 가까운 응력구역을 피합니다.

• 리플로 중 자중 처짐이 예상되면 합성석 등 전용 캐리어 사용 조건을 조립 업체와 협의합니다.

소형 다층 박판 설계에서 자주 하는 실수

• 전체 평균 잔동률만 확인하고 10×10mm 국부 격자의 극단 구간을 놓칩니다.

• 대형 보드에서 사용한 미러층 편차 기준을 0.4~0.8mm 박판에 그대로 적용합니다.

• 외층 동박만 맞추고 내층 전원·접지·신호층의 잔동률을 비교하지 않습니다.

• 희소 영역에 부유 Dummy 동박을 무작정 추가해 EMI와 RF 특성을 바꿉니다.

• 단위 보드 잔동률만 보고 공정 에지, V-cut과 탭 위치의 응력 결합을 무시합니다.

• 휨이 생기면 Tg만 높이고 내층 분포·대칭 스택업과 패널은 확인하지 않습니다.

전형적인 고장 사례: 4층 0.6mm IoT 모듈의 리플로 휨

초기 현상

4층 0.6mm 소형 IoT 모듈은 외층 동박 균형을 맞췄지만 패널 상태로 SMT 리플로를 통과한 뒤 휨이 커졌습니다. BGA 일부에서 오픈성 납땜 불량이 발생했고, 분판한 단위 보드는 패널보다 휨이 작았습니다.

확인된 원인

L2는 넓은 접지면이었고 미러층인 L3는 배선이 드문 신호층이었습니다. 전체 평균만 보면 허용 가능한 수준이었지만 BGA 주변 10×10mm 격자에서는 동박 밀도 차이가 컸습니다. 여기에 V-cut 방향과 공정 에지 강성이 겹쳐 리플로 중 변형이 확대됐습니다.

수정과 결과

• L3 희소 영역에 GND 연결형 해치 Dummy 동박을 추가해 미러층 잔동률 차이를 12% 이내로 조정했습니다.

• 고속·RF 배선 주변 keep-out을 유지하고 부유 동박 섬이 남지 않도록 접지 연결을 검토했습니다.

• 국부 격자 분포를 완만하게 만들고 BGA 주변의 급격한 동박 경계를 줄였습니다.

• 패널을 V-cut 중심 구조에서 대칭 탭 라우팅 구조로 변경하고 리플로용 캐리어를 적용했습니다.

수정 후 단품 bow/twist는 구매 사양서에 정한 0.75% 이내로 관리됐고 BGA 오픈 불량이 재현되지 않았습니다. 이 결과는 해당 0.6mm 모듈의 전형적인 개선 사례이며, 12%가 모든 보드의 합격 기준이라는 뜻은 아닙니다.

제작 전 정리와 PCBgogo DFM 검토

소형 다층 PCB의 휨을 줄이려면 외층 동박만 맞추는 것으로는 부족합니다. 미러층 잔동률, 국부 동박 분포, 대칭 스택업, 패널 에지와 연결 구조를 한 번에 확인해야 합니다. Dummy 동박은 기계적 균형과 신호 무결성을 함께 만족해야 하며, 내층이라는 이유로 임의의 동박 섬을 남겨서는 안 됩니다.

PCBgogo에서는 소형 다층·HDI PCB 시제품 제작 전 Gerber, 스택업과 패널 자료를 바탕으로 제조 가능성과 동박 분포 관련 DFM 항목을 확인할 수 있습니다. 내층 잔동률 표, 미러층 비교, 패널 외형과 원하는 bow/twist 조건을 함께 제출하면 수정 범위를 더 명확히 협의할 수 있습니다.

제출 전 각 내층 Gerber와 패널 외형은 온라인 Gerber 뷰어에서 분리해 확인할 수 있습니다.

부록: 소형 다층 박판 설계 자가 점검표

□ 미러층 잔동률 차이를 확인했으며 0.8mm 이하 박판은 ≤15%를 우선 검토했다.

□ 0.4~0.6mm HDI는 미러층 차이를 ≤10%로 줄일 수 있는지 확인했다.

□ 전체 평균뿐 아니라 10×10mm 또는 보드 크기에 맞춘 국부 격자를 검사했다.

□ 희소 내층에 필요한 Dummy 동박을 검토하고 부유 동박 섬을 제거했다.

□ Dummy 동박이 차동쌍, 임피던스선과 RF keep-out을 침범하지 않는다.

□ 내층 동박이 PP/코어 수지로 완전히 매립될 수 있는 형상이다.

□ 코어·PP 두께와 동박 중량이 중심축 기준으로 가능한 한 대칭이다.

□ V-cut과 탭 라우팅을 비교하고 공정 에지 동박 분포를 확인했다.

□ 단품과 패널의 bow/twist 판정 조건과 측정 시점을 주문서에 적었다.

□ 고위험 박판은 리플로 캐리어 조건을 조립 업체와 협의했다.

자주 묻는 질문(FAQ)

Q1：내층 잔동률이 관리 범위에 들어오면 휨이 생기지 않나요?

A1. 그렇지 않습니다. 잔동률은 핵심 변수 중 하나이며 스택업 대칭, 재료 CTE와 Tg, 패널 응력, 압착과 리플로 조건도 함께 작용합니다. 잔동률이 맞아도 다른 조건이 비대칭이면 휨이 남을 수 있습니다.

Q2：Dummy 동박이 고속·RF 신호를 방해할 수 있나요?

A2. 가능합니다. 가까운 동박은 유효 유전 환경과 리턴 경로를 바꿀 수 있습니다. 전송선 계산에서 정한 keep-out을 유지하고, 의도 없는 부유 동박을 피하며, 필요한 경우 GND 연결을 검토해야 합니다.

Q3：내층 잔동률 불균형을 압착 공정만으로 보정할 수 있나요?

A3. 완전한 보정은 기대하기 어렵습니다. 공정 보정 범위는 제한적이고 비용과 배치 편차가 커질 수 있으므로 설계 단계에서 미러층과 국부 분포를 먼저 개선하는 편이 안전합니다.

Q4：같은 스택업인데 큰 보드는 합격하고 작은 보드만 휘는 이유는 무엇인가요?

A4. 작은 박판은 굽힘 강성이 낮고 국부 동박 차이가 전체 단면에서 차지하는 비중이 큽니다. 패널 에지와 연결부의 응력도 작은 단위 보드에 더 크게 전달될 수 있습니다.

Q5：비대칭 스택업을 피할 수 없으면 어떻게 해야 하나요?

A5. 가능하면 대칭 구조로 바꾸는 것이 우선입니다. 불가피하다면 각 층 잔동률, 유전체 두께, 동박 중량과 패널 방향을 더 엄격히 관리하고 PCB 업체와 압착 보정 및 합격 기준을 사전에 합의해야 합니다.